YADRO
RTL Design Engineer
1w ago
150000 –400000 RUB / monthWorldwideHybridB1verilogsystemverilogrtllinuxaxipabahbspi+13
Вакансия на позицию RTL Design Engineer в компании YADRO с гибким форматом работы (удалёнка, гибрид, офисы в нескольких городах). Оплата от 150 000 до 400 000 рублей в зависимости от грейда.
About the company
- Компания: YADRO
Responsibilities
- Разработка сложных функциональных модулей для ASIC на Verilog/SystemVerilog.
Requirements
- Опыт разработки RTL от 2 лет.
- Знание Verilog/SystemVerilog.
- Опыт использования RTL-симулятора от 2 лет (any vendor).
- Опыт использования Linux.
- Знание английского языка на уровне чтения технической документации и умения вести переписку на технические темы.
- Опыт работы с системами контроля версий.
- Знание современных интерфейсов (AXI, PAB, AHB).
- Знакомство с интерфейсами периферии (SPI, UART, I2C, I3C).
Nice to have
- Знакомство с make и скриптовыми языками (perl/python/tcl/shell).
- Опыт программирования на C/asm.
- Опыт работы с ПЛИС от Altera и/или Xilinx и соответствующим программным обеспечением.
- Опыт разработки блоков помехоустойчивого кодирования.
- Знание стандартов LTE/5G L1.
- Опыт разработки и имплементации алгоритмов ЦОС.
- Опыт использования Python или MATLAB/Simulink.
- Знакомство с методами верификации.
Conditions
- Формат работы: удаленка, гибридный, офисы в Москве, Санкт-Петербурге, Нижнем Новгороде, Екатеринбурге, Минске.
- Уровень ЗП: от 150 000 до 400 000 gross (зависит от грейда).
Found in@java_c_net_golang_jobs